240911 avr atmega led & switch 실습 - 1
·
하만 세미콘 아카데미 8기/임베디드 시스템을 위한 sw 구조설계
1. LED 오른쪽으로 2칸씩 가면서 켜졌다 다시 2칸씩 꺼지면서 돌아오기 /* * 240912.cpp * * Created: 2024-09-12 오전 10:14:39 * Author : kccistc */ #include #include #include int main(void){ DDRD = 0xff; uint8_t ledData = 0x03; while(1){ PORTD = ledData; _delay_ms(5000); if (ledData == 0xff){ for (int i = 0; i > 2); PORTD = ledData; _delay_ms(5000); } } else if (ledData == 0x03){ for (int i = 0..
Full Custom One Chip Design potfolio
·
하만 세미콘 아카데미 8기/Full Custom One Chip 설계
240812 2 to 1 MUX Layout 설계 - nand & not inv / switch 이용
·
하만 세미콘 아카데미 8기/Full Custom One Chip 설계
* MUX(Multiplexer) : 다수의 입력을 받아 그 중 하나를 선택해 출력하는 논리 회로 1. 2 - 1 MUX  : 2개의 입력을 받아 그 중 하나를 출력으로 선택 1) 진리표 S0ABF(out)00X001X11X001X11 (간략화 시) S0F(out)0A1B  2) 논리식  F = S0b·A + S0·B  3) logic circuit 아래 그림과 같이 and / or gate 와 not inverter 사용시 전체 트랜지스터 개수가 20개이지만, nand gate를 사용하는 경우에는 회로 구성에 사용되는 트랜지스터의 개수를 14개로 줄일 수 있다.  4) layout & stick diagram   - circuit schematic (with 2nand)  - circuit simula..
240809 4NAND / 4NOR Gate layout 설계
·
하만 세미콘 아카데미 8기/Full Custom One Chip 설계
1. 4NAND GATE   1) circuit schematic   2) test (width 찾기) nmos width 1u일때 기준 pmos width = 2.14um로 결정   3) layout schematic  - finger setting  - circuit schematic & stick diagram  - schematic  2. 4-input NOR Gate  1) circuit schematic    2) test simulation (find pmos width)pmos width = 5.96um일때 조건 충족  3) layout schematic  - finger setting  - circuit schematic & stick diagram  - shcematic
240809 - 2 NOR / 3 NOR Gate layout 설계
·
하만 세미콘 아카데미 8기/Full Custom One Chip 설계
2 NOR Gate 1. nmos/pmos parameter finger setting 2. circuit schematic & stick diagram 3. layout resultinput과 output을 각각 metal1, metal2로 설정해 short되지 않도록 함 3 input NOR Gate layout 1. nmos / pmos parameter finger setting2. circuit schematic & stick diaram
240808 2NAND Gate / 3NAND Gate layout 설계
·
하만 세미콘 아카데미 8기/Full Custom One Chip 설계
2 - input NAND Gate 1. pmos / nmos finger type으로 설정 finger 개수 입력 후 finger width 설정하면 알아서 total width는  채워진다.  2. circuit schematic과 stick diagram을 참고하여 layout 설계를 진행한다.  3 - input NAND Gate 1. finger type setting schematic과 stick diagram 참고하여 layout을 진행하면 된다. 최적화 길이 (height = 5.64um)까지 완료 , drc & lvs 문제 x 확인
240807 - not gate layout
·
카테고리 없음
layout을 만들어보자!  1. NOT Gate의 layout을 만들것이기 때문에 NOT게이트를 클릭해 선택한 후 file - new - cell view로 들어간다 단축키 'O' 누르면 create via가 뜬다 단축키 'l' 눌러서 라벨 작성  첫번째 검증 과정       완성~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!contact과
240807 - 3 input NAND gate / 3 input NOR GATE
·
하만 세미콘 아카데미 8기/Full Custom One Chip 설계
1. 3-input NAND gate    1) schematic    3) test schematic       4) simulationpmos width : 1u~10u pmos width : 2u~3u pmos width : 2.3u~2.4u -> 2.31u     2. 3 INPUT NOR GATE    1) schematic    2) symbol    3) test schematic   4) simulation pmos width = 5u일 때
240807 - 2NOR 실습
·
하만 세미콘 아카데미 8기/Full Custom One Chip 설계
1. schematic 2. symbol 3. test schematic
240807 - 2NAND 실습
·
하만 세미콘 아카데미 8기/Full Custom One Chip 설계
1. 2NAND schematic  2. symbol 3. test schematic  4. simulation  - 전압값 설정 (단축키 'Q')  - result plotwidth : 1u~10u 범위 내 simulation result  width : 2u~3u 범위 내에서의 simulation   -> 2.5u~2.6u 범위 내에서 다시 go width : 2.5u~2.6u 2.53um일때 Vin = 500mV와 가장 근접한 결과 얻을 수 있다-> width = 2.53um로 결정
ra_mi
자꾸 생각나는 메론빵