1. 3-input NAND gate
1) schematic
3) test schematic
4) simulation
- pmos width : 1u~10u
- pmos width : 2u~3u
- pmos width : 2.3u~2.4u
-> 2.31u
2. 3 INPUT NOR GATE
1) schematic
2) symbol
3) test schematic
4) simulation
pmos width = 5u일 때
'하만 세미콘 아카데미 8기 > Full Custom One Chip 설계' 카테고리의 다른 글
240809 - 2 NOR / 3 NOR Gate layout 설계 (0) | 2024.08.09 |
---|---|
240808 2NAND Gate / 3NAND Gate layout 설계 (0) | 2024.08.08 |
240807 - 2NOR 실습 (0) | 2024.08.07 |
240807 - 2NAND 실습 (0) | 2024.08.07 |
240806 실습 - inverter (0) | 2024.08.06 |