하만 세미콘 아카데미 8기

* Fuction 줬을때 cmos schematic 그릴 수 있어야 한다 (중요) * layout 그려낼 수 있어야 한다 (중요) 1. inverter Cross-section   1) 전체 body p-type 도핑    2) nmos 형성 (p-type S/D)   3) pmos 형성 위해 n-type 도핑, n-well 형성    4) ohmic contact 형성  2. Inverter Mask Set   3. layout  - 최소 사이즈로 그려내야 함  - 최소화 작업 각 cell 별로 진행  - feature size f = S/D 사이의 거리  - lamda = f/2

full custom ic design 교재 p.122 참고 pdk : 공정 세팅 ??? 해당 gpdk090은 cadence에서 교육용으로 제공하는 파일

* 이병진 교수님 블로그  - CMOS VLSI DESIGN - 삼성전자 면접 대비용 이론 강의      https://blog.naver.com/byoungjin70/222606101857  CMOS VLSI DESIGN1강 30:12 https://youtu.be/JG2XWLmLJCw 2강 30:08 https://youtu.be/SKrkBlkhRJE 3강 30:0...blog.naver.com 이틀 정도 이론 강의 - 논리 게이트 실습 - 팀 프로젝트 (140시간) ic -> 대량생산 가능(cost 감소), 전력소모 감소, 속도 증가   fast, cheap, low power transisters1. mosfet2. pmos  3. cmos inverter  4. cmos NAND Gate  5...

NE555 timer datasheet40kHz +/- 1kHz 범위 내에서의 공진주파수 가짐 * 초음파의 주파수는 사용하는 초음파 센서의 공진주파수와 동일해야 함1. Ultrasonic Oscillator (초음파 발진기) : 40kHz의 초음파 주파수를 발진시키는 회로  1) Circuit Schematic & Simulation  NE555 timer (OrCAD symbol : 555D/design cache) 사용frequency = 1.44 / (Ra + 2Rb) * C = 38.9kHz(Ra = 50k) , 41.1kHz(Ra = 30k)     from datasheet회로도의 경우 실제 회로에 맞추어 R1(=Ra)값 조정한 상태 (160k->115k)IC(initial condition)..