티스토리

자꾸 생각나는 메론빵
검색하기

블로그 홈

자꾸 생각나는 메론빵

1dent1ty.tistory.com/m

ra_mi 님의 블로그입니다.

구독자
1
방명록 방문하기
공지 공지사항 모두보기

주요 글 목록

  • 241206 cpu 설계 기초 2 🛠️ 0 ~ 10 까지 더하는 system 설계하기 어제의 counter를 응용시켜 0부터 10까지의 수를 차례대로 더하는 시스템을 설계해보자. fnd에 결과로 55가 출력되어야 한다.  1. c언어 adder system을 c언어로 간략하게 동작부분만 나타낼 때 아래와 같이 나타낼 수 있다. i = 0; sum = 0; while (i   2. datapath diagram adder와 register의 경우 tr이 많이 필요하므로 가격 절감을 위해 adder를 한개만 사용해 설계하고 싶다. adder를 하나만 사용하는데, 이때 i = i + 1 과 sum = sum + i를 수행하는 두가지 경우 모두를 위해 mux가 하나 더 사용된다.  3. control unit - asm chart  4. co.. 공감수 0 댓글수 0 2024. 12. 7.
  • 241205 cpu 설계 기초 💡 CPU 1. cpu 종류 CISC (Complex Intstruction Set Computer)micro processor에게 명령을 내리는데 필요한 모든 명령어 셋을 갖추고 있는 processor복잡하고 기능이 많은 명령어로 구성RISC (Reduced Instruction Set Computer) → cisc에 비해 instruction set이 적다 → 명령어가 간략화, 단순화된 형태cisc 내부의 20%에 해당하는 명령어들만이 전체 80%이상의 일을 처리한다.cisc의 복잡한 명령어를 적은 개수의 명령어로 구현하다 보니 clk이 많이 필요하기는 하다.ex) cisc에서 하나의 명령어를 risc에서는 3개, 등의 명령어로 여러 번 나누어 구현하게 됨2. cpu 구조 폰노이만 구조- 범용 pc.. 공감수 0 댓글수 0 2024. 12. 6.
  • 241106 - verilog 기초 3 (+Counter) ☑️ 8bit adder / fnd 출력  Block diagram 4bit adder, fnd 출력 시스템에서 adder만 8bit adder로 바꾸어주면 된다. 8bit adder의 경우 4bit adder 두개로 구성된다. adder.v `timescale 1ns / 10ps// top module - calculator module calculator( input wire i_cal_clk, input wire i_cal_reset, input wire [7:0] i_cal_a, input wire [7:0] i_cal_b, output [3:0] cal_fndCom_o, output [7:0] cal_fndFont_o); wire [7:0] w_sum; .. 공감수 0 댓글수 0 2024. 11. 7.
  • 241104 verilog 기초 1 (+gate, adder) HDL 기반 시스템 반도체 설계 과정  verilog compile 과정  verilog code (sw) -> (1) synthesis -> H/W circuit -> fpga implementation -> bitstream (fpga 등 h/w 회로 파일, xxx.bit) -> synthesis 과정에서 net list가 생성됨 * net list : 정렬되지 않은 형태의 H/W 정보 (1) synthesis : verilog 코드를 design compiler를 이용해 gate-level netlist로 변환하는 과정 (2) implementation : gate, tr 상태에서의 회로 배치  gategates.v - verilog code and / nand / or / nor / xor / x.. 공감수 0 댓글수 0 2024. 11. 7.
  • 241105 verilog 기초 2 (+fnd controller) 🚩 추상화 (Abstract) ↔ 구체화 - 추상화 : 해당 기능에서 필요한 것만 보여주는 형태   FNDgpio port 위 회로도를 봤을때 fnd가 bjt(AN n)에 의해  w4, v4, u4, u2 pin에 의해 제어되고, 이때 pin에 low 신호 (0)을 주어야 해당 fnd가 선택됨을 알 수 있다 (자세한 것은 push-pull/open-drain 포스팅 참고)  이 FND를 제어할 수 있는 시스템을 설계해보자 Block Diagram   🚩 always@() begin ~ end 항상 () 내부의 port를 감시하겠다 -> ()내부 port의 값이 변화할 때 아래 내용을 실행한다. - () 내부 port : 감시대상 (sensitivity list) - () 안에 *가 들어가면 input.. 공감수 0 댓글수 0 2024. 11. 7.
  • stm32f10x GPIO I/O PORT 정리 (+ push-pull/open-drain) GPIO Functional Description (stm32f103 reference manual p.155) 아래 사진과 같이 gpio 포트를 사용시 general purpose output과 alternate function output, input의 모드에 따라 비트를 설정해 push - pull / opne - drain 방식을 사용하는 것을 알 수 있다.   push-pull / open-drain(collector) 방식 비교 위 회로도의 하늘색 표시된 부분을 봤을때 두개의 mosfet으로 구성되어 있고, 이 두개의 mosfet을 이용해 push-pull / open-drain 방식을 지정하게 된다. 먼저 개별 트랜지스터의 동작에 대해 설명하겠다. (* bjt와 mosfet의 동작은 유사하므.. 공감수 2 댓글수 0 2024. 11. 2.
  • SPI (serial peripheral interface) 통신 spi (serial peripheral interface) 통신 직렬 동기 (synchronous) 방식 -> 1:N (일대다수) 통신 방식, N개만큼의 line이 필요동시에 송수신 가능 push - pull 방식을 사용함으로써 master와 slave 간 상호 같은 전압을 사용함 → 시그널 정합성과 고속 통신을 지원 - master : 1개, 통신의 시작을 제어, clk 신호를 제공 - slave : 주변장치, 1개 이상  신호의 기능 clk : 데이터에 동기되어 전돨되는 clock 신호, master에서 생성MOSI (master out slave in) : clk에 따라 master가 전달하는 dataMISO (master in slave out) : clk에 따라 slave가 전달하는 데이터 C.. 공감수 0 댓글수 0 2024. 11. 2.
  • atmega128a - simple traffic system_v2 (+driver) 기존 simple traffic system 과의 차이점 - button & led 드라이버로 분리 - ap 라는 동작 모듈 분리 -> main.c에서 동작 함수만을 불러와서 사용하도록 수정  1. main.c #define F_CPU 16000000UL#include #include #include "driver/led/led.h"#include "driver/button/button.h"#include "driver/ap/trafficSignal.h"int main(void){ trafficSignal_init(); while (1) { trafficSignal_RUN(); }} - trafficSignal_init() : port 할당 및 초기화  - trafficSignal_RUN() : .. 공감수 0 댓글수 0 2024. 9. 22.
  • atmega128a - led machine (+ driver) 전체 8개의 led 有 sw0 누르면 두개씩 누적되어 켜진다 (ex. 2개, 4개, 6개, 8개) sw1 누르면 켜져있는 led 모두 꺼진다  1. main.c #define F_CPU 16000000UL#include #include #include "driver/button/button.h"#include "driver/led/led.h"#include "driver/ap/ledMachine/ledMachine.h"int main(void){ ledMachine_init(); while (1) { ledMachine_RUN(); }} 2. driver  1) button    - button.h#ifndef BUTTON_H_#define BUTTON_H_#define F_CPU 160.. 공감수 0 댓글수 0 2024. 9. 22.
  • atmega128a - simple traffic system 간단한 신호등 제어 시스템 설계를 해보자  1. 동작  - AUTO MODE (button 0) 1) vertical_red & horizontal_green 2) vertical_red & horizontal_yellow  3) vertical_green & horizontal_green 4) vertical_yellow & horizontal_green 의 순서로 동작  - MANUAL MODE (button 1, button 2)button 1 누르면 manual mode로 진입(현재 상태 그대로 stop), 그 후 button 2를 누르면 auto모드의 순서대로 다음 순서로 넘어감 2. FSM  3. code #include F_CPU 16000000UL#include #include enum {.. 공감수 0 댓글수 0 2024. 9. 22.
  • 240911 avr atmega led & switch 실습 - 1 1. LED 오른쪽으로 2칸씩 가면서 켜졌다 다시 2칸씩 꺼지면서 돌아오기 /* * 240912.cpp * * Created: 2024-09-12 오전 10:14:39 * Author : kccistc */ #include #include #include int main(void){ DDRD = 0xff; uint8_t ledData = 0x03; while(1){ PORTD = ledData; _delay_ms(5000); if (ledData == 0xff){ for (int i = 0; i > 2); PORTD = ledData; _delay_ms(5000); } } else if (ledData == 0x03){ for (int i = 0.. 공감수 0 댓글수 0 2024. 9. 13.
  • Full Custom One Chip Design potfolio 공감수 0 댓글수 0 2024. 9. 1.
  • 240812 2 to 1 MUX Layout 설계 - nand & not inv / switch 이용 * MUX(Multiplexer) : 다수의 입력을 받아 그 중 하나를 선택해 출력하는 논리 회로 1. 2 - 1 MUX  : 2개의 입력을 받아 그 중 하나를 출력으로 선택 1) 진리표 S0ABF(out)00X001X11X001X11 (간략화 시) S0F(out)0A1B  2) 논리식  F = S0b·A + S0·B  3) logic circuit 아래 그림과 같이 and / or gate 와 not inverter 사용시 전체 트랜지스터 개수가 20개이지만, nand gate를 사용하는 경우에는 회로 구성에 사용되는 트랜지스터의 개수를 14개로 줄일 수 있다.  4) layout & stick diagram   - circuit schematic (with 2nand)  - circuit simula.. 공감수 0 댓글수 0 2024. 8. 19.
  • 240809 4NAND / 4NOR Gate layout 설계 1. 4NAND GATE   1) circuit schematic   2) test (width 찾기) nmos width 1u일때 기준 pmos width = 2.14um로 결정   3) layout schematic  - finger setting  - circuit schematic & stick diagram  - schematic  2. 4-input NOR Gate  1) circuit schematic    2) test simulation (find pmos width)pmos width = 5.96um일때 조건 충족  3) layout schematic  - finger setting  - circuit schematic & stick diagram  - shcematic 공감수 0 댓글수 0 2024. 8. 9.
  • 240809 - 2 NOR / 3 NOR Gate layout 설계 2 NOR Gate 1. nmos/pmos parameter finger setting 2. circuit schematic & stick diagram 3. layout resultinput과 output을 각각 metal1, metal2로 설정해 short되지 않도록 함 3 input NOR Gate layout 1. nmos / pmos parameter finger setting2. circuit schematic & stick diaram 공감수 0 댓글수 0 2024. 8. 9.
  • 240808 2NAND Gate / 3NAND Gate layout 설계 2 - input NAND Gate 1. pmos / nmos finger type으로 설정 finger 개수 입력 후 finger width 설정하면 알아서 total width는  채워진다.  2. circuit schematic과 stick diagram을 참고하여 layout 설계를 진행한다.  3 - input NAND Gate 1. finger type setting schematic과 stick diagram 참고하여 layout을 진행하면 된다. 최적화 길이 (height = 5.64um)까지 완료 , drc & lvs 문제 x 확인 공감수 0 댓글수 0 2024. 8. 8.
  • 240807 - not gate layout layout을 만들어보자!  1. NOT Gate의 layout을 만들것이기 때문에 NOT게이트를 클릭해 선택한 후 file - new - cell view로 들어간다 단축키 'O' 누르면 create via가 뜬다 단축키 'l' 눌러서 라벨 작성  첫번째 검증 과정       완성~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!contact과 공감수 0 댓글수 0 2024. 8. 7.
  • 240807 - 3 input NAND gate / 3 input NOR GATE 1. 3-input NAND gate    1) schematic    3) test schematic       4) simulationpmos width : 1u~10u pmos width : 2u~3u pmos width : 2.3u~2.4u -> 2.31u     2. 3 INPUT NOR GATE    1) schematic    2) symbol    3) test schematic   4) simulation pmos width = 5u일 때 공감수 0 댓글수 0 2024. 8. 7.
  • 240807 - 2NOR 실습 1. schematic 2. symbol 3. test schematic 공감수 0 댓글수 0 2024. 8. 7.
  • 240807 - 2NAND 실습 1. 2NAND schematic  2. symbol 3. test schematic  4. simulation  - 전압값 설정 (단축키 'Q')  - result plotwidth : 1u~10u 범위 내 simulation result  width : 2u~3u 범위 내에서의 simulation   -> 2.5u~2.6u 범위 내에서 다시 go width : 2.5u~2.6u 2.53um일때 Vin = 500mV와 가장 근접한 결과 얻을 수 있다-> width = 2.53um로 결정 공감수 0 댓글수 0 2024. 8. 7.
  • 240806 실습 - inverter 1. gpdk090 library가 있는지 확인  2. TECH file 물려서 library 생성하는 과정 (1번만 하면 됨)  3. schematic 그리기맨 위의 상태줄에서 options - display 선택 후 Grid control 부분에서 spacing = 0.0625 / snap spacing = 0.03125로 설정키보드 'I' 누르면 instance를 추가 가능library에서 mosfet 등을 불러올 수 있다 'p' 누를 시 pin 생성 가능 (line에 vdd, gnd 연결 등 시) 'l' 눌러서 라벨 생성 후 wire에 갖다 붙혀서 pin과 연결 'i' 누른 후 add instance에서 'anloglib'로 라이브러리 선택해 gnd, vdc, vac 등 선택 가능schematic.. 공감수 0 댓글수 0 2024. 8. 6.
  • 240806 * Fuction 줬을때 cmos schematic 그릴 수 있어야 한다 (중요) * layout 그려낼 수 있어야 한다 (중요) 1. inverter Cross-section   1) 전체 body p-type 도핑    2) nmos 형성 (p-type S/D)   3) pmos 형성 위해 n-type 도핑, n-well 형성    4) ohmic contact 형성  2. Inverter Mask Set   3. layout  - 최소 사이즈로 그려내야 함  - 최소화 작업 각 cell 별로 진행  - feature size f = S/D 사이의 거리  - lamda = f/2 공감수 0 댓글수 0 2024. 8. 6.
  • mobaXterm - virtuoso 실행 full custom ic design 교재 p.122 참고 pdk : 공정 세팅 ??? 해당 gpdk090은 cadence에서 교육용으로 제공하는 파일 공감수 0 댓글수 0 2024. 8. 5.
  • 240805 1일차 * 이병진 교수님 블로그  - CMOS VLSI DESIGN - 삼성전자 면접 대비용 이론 강의      https://blog.naver.com/byoungjin70/222606101857  CMOS VLSI DESIGN1강 30:12 https://youtu.be/JG2XWLmLJCw 2강 30:08 https://youtu.be/SKrkBlkhRJE 3강 30:0...blog.naver.com 이틀 정도 이론 강의 - 논리 게이트 실습 - 팀 프로젝트 (140시간) ic -> 대량생산 가능(cost 감소), 전력소모 감소, 속도 증가   fast, cheap, low power transisters1. mosfet2. pmos  3. cmos inverter  4. cmos NAND Gate  5... 공감수 0 댓글수 0 2024. 8. 5.
  • [prj2] 초음파 센서를 이용한 거리 측정 회로 설계 - 1 Oscillator NE555 timer datasheet40kHz +/- 1kHz 범위 내에서의 공진주파수 가짐 * 초음파의 주파수는 사용하는 초음파 센서의 공진주파수와 동일해야 함1. Ultrasonic Oscillator (초음파 발진기) : 40kHz의 초음파 주파수를 발진시키는 회로  1) Circuit Schematic & Simulation  NE555 timer (OrCAD symbol : 555D/design cache) 사용frequency = 1.44 / (Ra + 2Rb) * C = 38.9kHz(Ra = 50k) , 41.1kHz(Ra = 30k)     from datasheet회로도의 경우 실제 회로에 맞추어 R1(=Ra)값 조정한 상태 (160k->115k)IC(initial condition).. 공감수 0 댓글수 0 2024. 8. 1.
  • [prj2] 초음파 센서를 이용한 거리 측정 회로 - ppt 공감수 0 댓글수 0 2024. 8. 1.
    문의안내
    • 티스토리
    • 로그인
    • 고객센터

    티스토리는 카카오에서 사랑을 담아 만듭니다.

    © Kakao Corp.